UHF 패시브 RFID 태그의 회로 설계 분석

높은 작동 주파수, 긴 읽기-쓰기 거리, 외부 전원 공급 장치 없음 및 낮은 제조 비용으로 인해 UHF 패시브 RFID 태그는 RFID 연구의 핵심 방향 중 하나가 되었으며 가까운 미래에 RFID 분야의 주류 제품이 될 수 있습니다. .

완전한 UHF 패시브 RFID 태그는 안테나와 태그 칩으로 구성됩니다. 그 중 태그 칩은 일반적으로 전원 회수 회로, 전원 전압 안정화 회로, 후방 산란 변조 회로, 복조 회로, 클럭 추출/생성 회로, 시작 신호 생성 회로, 기준 소스 생성 회로, 제어 장치 등의 회로 부분을 포함합니다. , 메모리. 패시브 RFID 태그 칩이 작동하는 데 필요한 에너지는 전적으로 카드 리더에서 생성되는 전자기파의 에너지에서 파생됩니다. 따라서 전력 회수 회로는 태그 안테나에서 유도된 UHF 신호를 칩이 작동하는 데 필요한 DC 전압으로 변환해야 합니다. 에너지를 제공합니다.

RFID 태그가 위치한 전자기 환경은 매우 복잡하기 때문에 입력 신호의 전력은 수백 또는 수천 배까지 달라질 수 있습니다. 따라서 칩이 다양한 전계 강도에서 정상적으로 작동하려면 안정적인 전원 전압 안정화 회로를 설계해야 합니다. . 변조 및 복조 회로는 태그와 카드 리더기 간의 통신을 위한 핵심 회로입니다. 현재 대부분의 UHF RFID 태그는 ASK 변조를 사용합니다. RFID 태그의 제어 장치는 명령을 처리하는 디지털 회로입니다. 태그가 카드 리더기 필드에 들어간 후 디지털 회로가 올바르게 재설정되도록 하려면 카드 리더기의 지시에 따라 디지털 장치에 재설정 신호를 제공하도록 신뢰할 수 있는 시작 신호 생성 회로를 설계해야 합니다.

전력 회수 회로

전력 회수 회로는 RFID 태그 안테나가 수신한 UHF 신호를 정류 및 부스팅을 통해 DC 전압으로 변환하여 칩이 작동하는 데 필요한 에너지를 제공합니다. 전력 회수 회로에는 다양한 회로 구성이 가능합니다. 그림에 표시된 대로 현재 일반적으로 사용되는 여러 전력 회수 회로가 있습니다.

이러한 전력 회수 회로에는 최적의 회로 구조가 없으며 각 회로에는 고유한 장점과 단점이 있습니다. 다양한 부하 조건, 다양한 입력 전압 조건, 다양한 출력 전압 요구 사항 및 사용 가능한 프로세스 조건에서 최적의 성능을 달성하려면 다양한 회로를 선택해야 합니다. 그림 2(a)에 표시된 다단 다이오드 전압 더블러 회로는 일반적으로 쇼트키 배리어 다이오드를 사용합니다. 전압 배가 효율이 높고 입력 신호 진폭이 작은 장점이 있어 널리 사용됩니다. 그러나 일반 파운드리의 일반적인 CMOS 공정에는 쇼트키 배리어 다이오드가 제공되지 않아 설계자가 공정을 선택하는 데 어려움을 겪게 됩니다. 그림 2(b)는 쇼트키 다이오드를 다이오드 형태로 연결된 PMOS 튜브로 대체하여 공정에 대한 특별한 요구 사항을 피합니다. 이 구조의 전압 배가 회로는 더 높은 입력 신호 진폭이 필요하며 출력 전압이 높을 때 전압 배가 효율이 더 좋습니다. 그림 2(c)는 전통적인 다이오드 전파 정류기 회로입니다. 딕슨 배전압 회로와 비교하면 배전압 효과는 더 좋지만 다이오드 요소가 더 많이 도입되고 전력 변환 효율은 일반적으로 딕슨 배전압 회로보다 약간 낮습니다. 또한, 안테나 입력단이 칩 그라운드와 분리되어 있기 때문에 안테나 입력단에서 칩 방향으로 볼 때 DC를 차단하는 커패시터가 있는 완전 대칭 구조로 칩 그라운드와 안테나 사이의 상호 영향을 피하고, 연결된 대칭 안테나(예: 짝수 극 안테나)와 함께 사용하기에 적합합니다. 그림 2(d)는 많은 문헌에서 제안된 전파 정류 회로의 CMOS 튜브 솔루션입니다. 제한된 기술의 경우 더 나은 전력 변환 효율을 얻을 수 있으며 입력 신호 진폭에 대한 요구 사항은 상대적으로 낮습니다.

일반적인 패시브 UHF RFID 태그를 적용할 때 비용 고려 사항으로 인해 칩 회로가 일반 CMOS 기술의 제조에 적합할 것으로 기대됩니다. 장거리 읽기 및 쓰기 요구 사항은 전력 복구 회로의 전력 변환 효율에 대한 더 높은 요구 사항을 제시합니다. 이러한 이유로 많은 설계자들은 쇼트키 배리어 다이오드를 구현하기 위해 표준 CMOS 기술을 사용하므로 다단 딕슨 전압 더블러 회로 구조를 편리하게 사용하여 전력 변환 성능을 향상시킬 수 있습니다. 그림 3은 일반적인 CMOS 공정으로 제조된 쇼트키 다이오드 구조의 개략도이다. 설계상 쇼트키 다이오드는 pr을 변경하지 않고도 생산할 수 있습니다.단계와 마스크 생성 규칙을 액세스하고 레이아웃에서 일부 수정만 하면 됩니다.

UMC 0.18um CMOS 프로세스에 따라 설계된 여러 쇼트키 다이오드의 레이아웃입니다. 이들의 DC 특성 테스트 곡선은 Figure 5와 같다. DC 특성 테스트 결과를 보면 표준 CMOS 공정으로 제조된 쇼트키 다이오드는 전형적인 다이오드 특성을 갖고 있으며 턴온 전압은 약 0.2V에 불과하며, 이는 RFID 태그에 매우 적합합니다.

전력 조정기 회로

입력 신호 진폭이 높을 때 전원 전압 안정화 회로는 출력 DC 전원 전압이 칩이 견딜 수 있는 최대 전압을 초과하지 않도록 보장할 수 있어야 합니다. 동시에 입력 신호가 작을 때 전압 안정화 회로가 소비하는 전력은 가능한 한 작아야 합니다. 칩의 총 전력 소비를 줄입니다.

전압 조정 원리의 관점에서 볼 때 전압 조정 회로의 구조는 병렬 전압 조정 회로와 직렬 전압 조정 회로의 두 가지 유형으로 나눌 수 있습니다.

RFID 태그 칩에는 태그가 변조 신호를 수신할 수 있을 만큼 충분한 전하를 저장하기 위해 커패시턴스 값이 큰 에너지 저장 커패시터가 필요하며, 입력 에너지가 작은 순간에도 입력 에너지가 남아 있을 수 있습니다(예: OOK 변조에 반송파가 없는 순간). , 칩의 전원 전압을 유지합니다. 입력 에너지가 너무 높고 전원 공급 장치 전압이 특정 수준으로 상승하면 전압 안정화 회로의 전압 센서가 누설 소스를 제어하여 에너지 저장 커패시터의 과도한 전하를 방출하여 전압의 목적을 달성합니다. 안정화. 그림 7은 병렬 전압 조정기 회로 중 하나입니다. 3개의 직렬 연결된 다이오드 D1, D2, D3 및 저항기 R1은 블리더 M1의 게이트 전압을 제어하는 전압 센서를 형성합니다. 전원 전압이 3개 다이오드의 턴온 전압의 합을 초과하면 M1의 게이트 전압이 상승하고 M1이 턴온되어 에너지 저장 커패시터 C1을 방전하기 시작한다.

또 다른 유형의 전압 안정화 회로의 원리는 직렬 전압 안정화 방식을 사용하는 것입니다. 그 개략도는 그림 8에 나와 있습니다. 기준 전압 소스는 공급 전압과 독립적인 기준 소스로 설계되었습니다. 출력 전원 전압은 저항으로 나누어 기준 전압과 비교되며, 그 차이는 연산 증폭기에 의해 증폭되어 M1 튜브의 게이트 전위를 제어하므로 출력 전압과 기준 소스는 기본적으로 동일하게 안정적으로 유지됩니다. 상태.

이 직렬 전압 조정기 회로는 보다 정확한 전원 전압을 출력할 수 있지만 M1 튜브가 조정되지 않은 전원 공급 장치와 조정된 전원 공급 장치 사이에 직렬로 연결되어 있기 때문에 부하 전류가 크면 M1 튜브의 전압 강하가 발생합니다. 더 높은 전압. 전력 손실. 따라서 이러한 회로 구조는 일반적으로 전력 소모가 적은 태그 회로에 적용된다.

변조 및 복조 회로

ㅏ. 복조 회로

칩 면적과 전력 소비를 줄이기 위해 현재 대부분의 패시브 RFID 태그는 ASK 변조를 채택하고 있습니다. 태그 칩의 ASK 복조 회로에 있어서 일반적으로 사용되는 복조 방식은 도 1에 도시된 바와 같이 포락선 검출 방식이다. 9 .

포락선 검출부와 전력 회수부의 배전압 회로는 기본적으로 동일하지만, 큰 부하 전류를 제공할 필요는 없습니다. 누설 전류원은 포락선 검출 회로의 마지막 단에 병렬로 연결됩니다. 입력 신호가 변조되면 입력 에너지가 감소하고 누설 소스는 포락선 출력 전압을 감소시켜 후속 비교기 회로가 변조 신호를 판단할 수 있습니다. 입력 RF 신호의 에너지 변화 범위가 넓기 때문에 누설 소스의 전류는 근거리장과 원거리장에서 서로 다른 전계 강도의 변화에 적응하도록 동적으로 조정되어야 합니다. 예를 들어, 누설 전원 공급 장치의 전류가 작으면 전계 강도가 약할 때 비교기의 요구 사항을 충족할 수 있지만 태그가 전계 강도가 강한 근거리 장에 있으면 누설 전류가 충분하지 않습니다. 검출된 신호를 만들기 위해 진폭 변화가 크면 포스트 스테이지 비교기가 정상적으로 작동할 수 없습니다. 이 문제를 해결하기 위해 그림 10과 같은 누설원 구조를 채택할 수 있다.

입력 캐리어가 변조되지 않은 경우 블리더 튜브 M1의 게이트 전위는 드레인 전위와 동일하여 다이오드 연결 NMOS 튜브를 형성하며 엔벨로프 출력을 M1의 임계 전압 근처로 고정합니다. 목M1에서 소비되는 전력은 균형을 이룹니다. 입력 캐리어가 변조되면 칩의 입력 에너지가 감소하고 이때 지연 회로 R1 및 C1의 작용으로 인해 M1의 게이트 전위는 원래 수준으로 유지되고 M1 누출 방출 전류는 변경되지 않은 상태로 유지됩니다. 이는 엔벨로프 출력 신호의 진폭을 급격히 감소시킵니다. 마찬가지로 반송파가 복원된 후 R1 및 C1의 지연으로 인해 엔벨로프 출력이 원래의 높은 레벨로 빠르게 돌아갑니다. 이 회로 구조를 사용하고 R1, C1 및 M1의 크기를 합리적으로 선택하면 다양한 전계 강도에서 복조 요구 사항을 충족할 수 있습니다. 포락선 출력 뒤에 연결된 비교기 회로에 대한 옵션도 많이 있으며 일반적으로 사용되는 것은 히스테리시스 비교기와 연산 증폭기입니다.

비. 변조 회로

패시브 UHF RFID 태그는 일반적으로 후방 산란 변조 방법을 채택합니다. 즉, 칩의 입력 임피던스를 변경하여 칩과 안테나 사이의 반사 계수를 변경하여 변조 목적을 달성합니다. 일반적으로 안테나의 임피던스와 칩의 입력 임피던스는 변조되지 않은 경우 전력 일치에 가깝도록 설계되고, 변조된 경우 반사 계수가 증가합니다. 일반적으로 사용되는 후방 산란 방법은 그림 11과 같이 안테나의 두 입력단 사이에 커패시터를 스위치와 병렬로 연결하는 것입니다. 변조 신호는 스위치를 제어하여 커패시터가 칩의 입력단에 연결되어 있는지 여부를 결정합니다. , 따라서 칩의 입력 임피던스를 변경합니다.

신호 생성 회로 시작

RFID 태그의 전원 시작 재설정 신호 생성 회로의 기능은 전원 복구가 완료된 후 디지털 회로의 시작 작업을 위한 재설정 신호를 제공하는 것입니다. 설계 시 다음 문제를 고려해야 합니다. 전원 공급 장치 전압이 너무 오랫동안 상승하면 재설정 신호의 높은 레벨 진폭이 낮아져 디지털 회로 재설정 요구 사항을 충족할 수 없습니다. 시동 신호 생성 회로는 전력 변동에 더 민감하므로 오작동이 발생할 수 있습니다. 정적 전력 소비는 가능한 한 낮아야 합니다.

일반적으로 패시브 RFID 태그가 현장에 진입한 후 전원 전압이 상승하는 시간은 불확실하며 매우 길 수 있습니다. 이를 위해서는 전원전압과 관련된 순간에 기동신호를 생성하기 위한 기동신호 생성회로의 설계가 필요하다. 그림 12는 일반적인 시동 신호 생성 회로를 보여줍니다.

기본 원리는 저항 R0과 NMOS 트랜지스터 M1로 구성된 분기를 사용하여 상대적으로 고정된 전압 Va를 생성하는 것입니다. 전원 전압 vdd가 NMOS 트랜지스터의 임계 전압을 초과하면 Va의 전압은 기본적으로 변하지 않습니다. vdd가 계속 상승하면서 전원전압이 Va+|Vtp|에 도달하면 PMOS 트랜지스터 M0이 턴온되어 Vb가 상승하고, 그 전에는 M0이 차단되어 Vb가 로우 레벨에 있었다. 이 회로의 주요 문제점은 정적 전력 손실이 존재한다는 것입니다. 그리고 MOS 트랜지스터의 문턱전압은 CMOS 공정에서 공정에 따라 크게 달라지기 때문에 공정 편차의 영향을 받기 쉽다. 따라서, 시동 전압을 생성하기 위해 pn 접합 다이오드를 사용하면 도 1에 도시된 바와 같이 프로세스의 불확실성이 크게 줄어들 것이다. 13 .

VDD가 두 개의 pn 접합 다이오드의 턴온 전압까지 상승하면 PMOS 트랜지스터 M0의 게이트는 전원 전압과 동일해지고 PMOS 트랜지스터는 턴오프된다. 이때 커패시터 C1의 전압은 로우 레벨이다. VDD가 두 다이오드의 임계 전압 이상으로 상승하면 M0이 전도되기 시작하고 M1의 게이트 전압은 변하지 않고 M1을 통해 흐르는 전류는 변하지 않고 유지되며 커패시터 C1의 전압은 점차 증가합니다. 역상으로 상승하면 장치가 뒤집힌 후 시작 신호가 생성됩니다. 따라서 이 회로가 시작 신호를 생성하는 시간은 전원 전압이 두 다이오드의 임계 전압에 도달했는지 여부에 따라 달라지며 이는 안정성이 높고 전원 전압이 상승할 때 일반 시작 회로의 조기 시작 신호를 방지합니다. 너무 천천히. 문제.

전원 전압이 너무 빨리 상승하면 저항 R1과 M0의 게이트 커패시턴스가 저역 통과 지연 회로를 구성하여 M0의 게이트 전압이 전원 전압의 변화를 빠르게 따라잡지 못하고 일정 수준으로 유지됩니다. 낮은 수준. 이때 M0은 커패시터 C1을 충전하여 회로가 올바르게 작동하지 않게 합니다. 이 문제를 해결하기 위해 커패시터 C5가 도입되었습니다. 전원 전압이 빠르게 상승하는 경우 커패시터 C5의 결합 효과는 M0의 게이트 전위를 전원 전압과 일치하게 유지하여 t를 방지할 수 있습니다.위에서 언급한 문제가 발생합니다.

이 회로에는 정적 전력 소비 문제가 여전히 존재하며, 저항 값을 높이고 MOS 튜브의 크기를 합리적으로 선택하면 정적 전력 소비의 영향을 줄일 수 있습니다. 정적 전력 소모 문제를 완전히 해결하려면 시작 신호가 발생한 후 회로의 이 부분을 차단하는 피드백 제어 회로를 추가로 설계해야 합니다. 다만, 피드백 도입으로 인한 불안정성에 각별한 주의가 필요하다.

패시브 UHF RFID 칩의 설계 난이도는 어떻게 칩의 읽기 및 쓰기 거리를 늘리고 태그의 제조 비용을 줄이는가에 달려 있습니다. 따라서 전력 회수 회로의 효율성을 향상시키고 전체 칩의 전력 소비를 줄이며 안정적으로 작동하는 것이 RFID 태그 칩 설계의 주요 과제입니다.